PATENT ABSTRACTS OF JAPAN

(11)Publication number:

54-078081

(43) Date of publication of application: 21.06.1979

(51)Int.CI.

H01L 21/302 H01L 21/78

(21)Application number: 52-145091

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

05.12.1977

(72)Inventor: SHIBASAWA KATSUMI

KUROMARU AKIRA

(54) PRODUCTION OF SEMICONDUCTOR ELEMENT

(57)Abstract

PURPOSE: To facilitate making a wafer into pellets by providing narrow grooves on the surface of the semiconductor wafer where element regions are formed and covering all the surface with a film of copolymer consisting of vinyl chloride and vinyl acetate and etching the wafer from the reverse face to expose narrow grooves and putting the wafer on a stand floor to bend the film while pressing on element regions by a narrow bar.

CONSTITUTION: Narrow grooves 11 are provided on the surface of wafer where plural semiconductor elements 4 and 4' are formed. Next, liquid copolymer consisting of vinyl chloride and vinyl acetate which has an etching-proof property and has an expansion restoration property and a light transmission property after oxidation is applied throughout the surface and is dried, and support film 12 is provided to fill up even narrow grooves 11 sufficiently. After that, wafer 1 is etched from the reverse face to expose the part where support film 12 is filled up, and the outside circumference of support film 12 is held between jigs 10 to put the wafer on element arranging stand floor 4 while giving a tension to film 12. Next, narrow bar 13 is pressed against the surface of wafer 1 to warp both ends of film 12 upward, and wafer 1 is divided from parts of narrow grooves 11 into pellets.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]


[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office



(3)日本国特許庁(JP)

10.特許出願公開

砂公開特許公報(A)

昭54-78081

60Int. Cl.2 H 01 L 21/302 H 01 L 21/78

约日本分類 識別記号 99(5) A 04

广内整理番号 7113-5F

移公開 昭和54年(1979)6月21日

6123-5F

発明の数 審査請求 未請求

(全 3 頁)

分半導体素子の製造方法

20特

图252-145091

20出

昭52(1977)12月5日 頭

柴沢勝巳 明 者 の発

川崎市幸区小向東芝町1 東京 芝浦電気株式会社トランジスタ 工場内

⑫発 明 者 黒丸明

> 川崎市幸区小向東芝町1 芝浦電気株式会社トランジスタ

工場内

願 人 東京芝浦電気株式会社 尔出

川崎市幸区堀川町72番地

人 弁理士 井上一男 90Ht 琿

- 半選体量子の製造方法 発明の名称
- 2. 特許請求の範囲

半進化ウェハを分割して複数個の半導体素子に 分割するため第1主面に細帯を穿散する工程と、 この半導体に対するエッチンダ耐性と膜化袋の伸 脳復元性ならびに透光性を有する襲形成剤を第1 主面に盗着し乾燥して支持額に形成するとともに 上記襲形成剤が細欝内に延長充填されてたる充壌 部を形成する工程と、前記半導体ウェへの第2主 面にエッチングを施し前記細辨底の充模部の一部 を露出せしめる工程と、前記充模部より透視して 半導体象子配設予定部位に位置ぎめを施す工程と、 前記第1主面側から突いて半導体素子をその配設 予定部位に配設する工程とを具備した半導体案子 の製造方法。

3. 発明の詳細を説明

との発明は半導体案子の製造方法にからり、特 化半導体製子が複数個形成された半導体ウェハを 個々の半導体案子に分割するための改良された方 法に関する。

通常半海体素子が複数個整列して形成された半 導体ウェハ(以降半導体を略称する。半導体素子 もとれれ做り)を分割してリードフレーム等に団 差する案子の製造工程は次の如く行なわれる。す なわち、特公昭 45-4145 号公報にも示される如 く、一例の第1回にてウェハ(1)は無1主頭(上主 面)に拡散領域が設けられてなり、この第2主面 を接着性のあるブラスチックシート(2)に固発し分 割を施す。ついで第2図に示す如く位置込むした 上、フィルム側から1個づつ業子33を突く。これ により敵記フイルムとの姿着面積をほびし接指力 が顕められるため、コレット仏の負圧により米子 (3)をシート(2)から容易に離脱せしめることができ る。女にコレットに長着された妻子を妻子配設予 定部のたとえばリードフレームの架子配設台床 (図示省略)に搬送し、位置合わせを施したのち 負圧を解除しマウントを施するのである。

上記従来の方法によると拿子をトランスプアす るための時間と距離を必要とするため、必然的に ロスタイムと位置すれが大きい欠点がある。

との発明は上記従来の欠点を改良するための半 導体案子の製造方法を提供するものである。

この発明の半導体架子の製造方法に形成すると、 なり割して複数値の半導体業子に形成の半導体を発子に形成の半導体を発子に形成の半導性と関連を発展したが、 がに透光してを有すると、ものでは、 がに透光してを有すると、ものでは、 がに透光してを有すると、とのでは、 がに透光して、がいませたが、 がに変異なったが、 がののでは、 がいて、 がいで、 がいて、 がいで、 がいて、 がいて、 がいて、 がいて、 がいて、 がいで、 が

次にとの発明を一実施例の半導体案子の製造方法につき図面を参照して以下詳細に説明する。半導体ウェハ(1)はその第1主面(ja)に複数個の半 海体案子(4)(4)をなす拡散領域等が形成されてなり、

(3)

し支持膜の充填部の一部を駆出せしめる。 たお上記エッチングはウェハのエッチング前の厚さと細 解の深さの各寸法差以上に凝して好適する(無 5 図)。 また第 5 図において破離にて表示した部分 は上記エッチングにより除去された部分(1)を示す。 次に上記支持膜の外間を治具(10)にて支持膜に張 力を付与して第 6 図に示す如く固定したのち、支 持膜の特に充填部を利して素子をその配設予定部 位に位置ぎめを施す。

ついて素子をウェハにおける第1主面偶から細 梅のにて突いてその配設予定部位の、一例として リードフレームの素子配設台床はへ正確にマウン トすることができる(第7図)。

この発明によれば来子をトランスファするための時間と距離を要しないので工程の自動化に好道する 取者を利点がある。また工程にかける来子とその配設予定部位との位置合わせを変めて容易にするとともに基置にかける位置合わせの調整をも容易にする利点もある。

4. 図面の簡単な説明

特部 3754-- 780 8 1 (2)

とれらの区割額に一例のダイシングソーやレーザースクライバ等により翻器 ID が第1 主面に穿設される(乗3 図)。 なお上記翻機は羊等体案子(以降半導体を略称する。半導体ウェハについてもこれに低う) に求められる厚さにより選定される。

次にこの半導体に対するエッチング配性を有しかつ膜化後の伸動復元性ならびに透光性を有する 膜形成剤は一例として、塩化ビニールと酢酸ビニールとの共重合体(液状)を第1 主面に塗瘡した 焼して支持膜切に形成する(第4 図)。 なお上記 技術は半導体ウエハの戦艦を上面をかかが まる支持膜との制能が容易なる材質ないしを する支持膜との制能が容易なる材質ない。 また過程との制能がなる。 またいが また遅れたのに を変により網帯吸れた。 またで発生 のなるをでは、 を変により網帯がある。 またで を変により網帯がある。 またで を変により網帯があるとし、 を変により網帯があるとし、 を変によりを変にないますがであると、 で、チングによって案子に分断されたのちの案子 にを必要はする。

ついてウェハの第2主面側よりエッチングを施

(4)

第1回かよび第2回は従来の半導体素子の製造方法を説明するため第1回(はシート上のウェハの上面図、同図(は)は一部側面断面図、第2回にシートにウェハを固定し治具に装着した場合の側面断面図、第3回ないし第7回はいずれるこの発明の一実施例の半導体素子の製造方法を説明するためのいずれる側面断面図である。なか図中回一符号は同一または相当部分を失々示するのとする。

] …半導体ウェハ

4.4 …半導体票子

31…組書

12 …… 支持膜


13… 概 棒


14… 拿子配設台床


22…支持膜における充填部


代理人 弁理士 井 上 一 男

第 2 図















第 6 図



第 7 図







(2.00017)

#

43

類 (特許法第38条ただし書) の規定による特許出類 88448年 3月 7日

特許庁長官 殿 英朋の名称

> 心的94 半導体ベレットの製佐

特許請求の範囲ににこされた赤可の数 る

& 明 者

特許出願人

☆ 東京都千代田区丸の内一丁月5番1号

5 年(510) 株式会社 日 立 製 作 所

特許」

代 理. 人

B 県 東京都千代田区丸の内一丁目5番1号

株式学在 口 近 表 (F //) 「

≰ ≉ (7237)弁理士 薄 田

(19) 日本国特許庁

公開特許公報

①特別昭 49-115662

④公開日 昭49.(1974)11.5

②特願昭 48-26147

②出願日 昭48.(1973)3. 7

審查請求 未請求

(全3頁)

庁内整理番号

62日本分類

7010 57 7021 57 99(5)C3 99(5)A04

明都書

発明の名称 半導体ペレットの製法

特許請求の範囲

1. 半導体ウェハーの一主面に予め各半導体素子ごとに分離するための着3を形成し、次に、該清を含むウェハーの上記主面に耐強性物質?を被着させ、然る後、前記耐蝕性物質?が被着させられてない他主面より上記半導体ウェハーを上記簿に至るまでエッチングして各半導体素子を含むペレットの製法。

2. 上紀第1項記載の半導体ペレットの製法において、上紀律内壁に絶縁保護標4を形成し、次に耐強性物質でを被着させることを特徴とする半導体ペレットの製法。

発明の詳細な説明

本発明は半導体ペレットの製法に関する。

半導体装置の製造において、多数個の妻子を半年 多 事体ウェハー上に形成し、多業子を含む半導体へ ショト別に分割する工程がある。 この半導体ウェハーのペレット分割は、初めに ウェハー上の分離しようとする素子間にダイヤモ ンドスクライバー等で切れ目を入れるいわゆるス クライビングを行ない、次にこの切れ目を基準と してローラー等を用いてウェハーを曲げることに よりクラッキングを行ない、分割されたペレット を得ている。

従って、従来半導体ウエハーのペレットの分割 作業は、スクライビング及びクラッキングを必要 条件とし、しかもこれらの作業はウエハー一枚ご とでなければ処理できないという点で作業能率が 悪いものとなった。

それに、かかる分割方法により得られた半導体ベレットを用いて、例えば、DHDダイオード(ダブルヒートレンクダイオード)を根立てた場合、上記切断時のベレットの破片や、外部よりガラス管内に侵入した金属小片等の導電性異物等がベレット側面の絶縁性保護膜で覆われていない部分とガラス管外部に導出するための電極リードとの間に付着することがたびたびあり、そのために両者

の間が短絡し、ダイオード不良が続出した。

そこで、本願発明者はかかる欠点を除去するために、半導体ウェハーのベレット分割作業を多数 枚一括して分割し、また、ウェハー切断時の破片 の発生をなくすような分割方法はないかと考え、 また、導電性異物が半導体ベレットの側面と電極 リードとの間に付着した場合についても考慮にい れて本発明をなした。

本発明の第1の目的は、半導体ウェスーのペレット分割作業能率の向上を図ることにあり、本発明の第2の目的は、半導体ウェスーの分離時の破片の発生をなくして、導電性異物による半導体装置の短路を防止することにあり、本発明の第3の目的は、側面が絶機保護質で覆われた半導体ペレットを得ることにある。

上記目的を達成するための本発明の基本的構成は、半導体ウエハーの一主面に予め各半導体素子 ことに分離するための溝を形成し、次に、該溝を 含むウエハー上記主面に耐触性物質を被着させ、 然る後前記耐触性物質が被着されてない他主面よ

(c) 隣り合う溝3との間のウェハー表面平坦部に 絶戦保護順4の一部を除去して、P型不純物(ア クセプタ)を拡散し、P型拡散領域3を形成し、 電極6を蒸着及びその後の選択エッチングにより 形成する。

(d) 溝 3 を含むウェハー上面に耐敏性物質7、例 えばアピエゾンワックス、エレクトロンワックス (いずれも商品名)を零布し、ウエハー表面を厚 く被う。

(e) ワックスを塗布した半導体ウエハー1を多数 枚一括して、エッチング液内に浸漬して、耐強性 物質γが施されてない面より、濃3に至るまでエ ッチングを行なう。

(f) 然る後、有機容別あるいは専用の捌電剤で耐 飽性物質?を磨かし、各半導体ペレットごとに分 離し、側面部が絶縁保護膜4で被われた半導体ペ レット4を得る。

以上、実施例により説明したように、本発明に よれば下記の理由でその目的が達成でき、かつそ の効果がもたらされる。 特別 以29-115662 (2) り上記半導体ウェハーを上記費に至るまでエッチングして各半導体素子を含むペレットごとに分離することを特徴とする。

本発明の他の構成は、上記構成の半導体ペレットの製法において、上記滞内壁に絶験性保護順を 形成し、次に耐蝕性物質を被着させることを特徴 とする。

以下、図面を参照しながら本発明を詳細に説明 する。

図面は本発明の半導体ペンットの製法の一例を 工程順に示したものである。

(A) N型の半導体ウエハー1を用意して、ウエハーの一主面にエピタキシャル成長技術により、N型の半導体層2を形成し、各半導体ペレットごとに分離するためのEP層2の厚さを通りこし、ウエハーの厚さの約半分に達する充分に深い溝3をホトエッチングにより形成する。

(b) この漢3の内壁を含む半導体クエハー1表面 にCVD法 (気相成長法または熟酸化法) により 8102 懐からなる絶景保護膜4を形成する。

(1) ウエハー状態での一括処理が可能になり、半 導体ウエハーの分離作業の能率の向上が関れる。 (2) エッチングによる半導体ウエハーの分離のた め、シリコン破片の発生を防止でき、従って、導 電性異物による半導体装置の短絡を防止すること ができる。

(3) 半導体ペレットの側面部が絶縁保護導で被われているため、もし導電性異物が半導体ペレットの側面と電極リードとの間に付着しても、半導体装置の短絡は防止できる。

本発明の実施例の絶縁保護膜は Sios 模 以外の 絶縁保護線でも適用できるものである。


本発明は、IC、LSI、トランジスタ等の半導体ウェハーを各半導体ペレットごとに分離する 工程がある全ての半導体ペレットの製法に適用で きる。


図面の簡単な説明

図面は本発明の一実施例を工程順に示したもので、(a)~(f)は各工程の断面図である。

1…半導体ウエハー、2…エピタキシャル半導

3 …推、4 …铯藏保護膜、5 … P 型拡散值





添附書類の目録

前記以外の発明者、特許出願人または代理人

